(5) Japanese Patent Laid-Open Publication No. Hei 6-118446

[0014] Fig. 7 is a cross-sectional view diagrammatically illustrating a third example variation of the TFT substrate shown in Fig. 1. Structure of this variation is basically identical with that of Fig. 1, and, to facilitate understanding, the same reference numerals are used to indicate corresponding components. A differing feature is that, within the second contact hole 15, a barrier metal film 19 is provided between the semiconductor thin film 7 made of polycrystal silicon and the transparent ITO conductive film 4. Ohmic contact is achieved by using this barrier metal film 19, thereby improving connection resistance. In the same manner as in the above example, a hydrogen dispersion source film 16 is extendedly disposed and patterned over this barrier metal film 19 so as to actively enhance transistor performance characteristics. Materials such as Cr, NiCr, Ti, Al, Mo, Al-Si, Au, Ag, Pt, and Pd may be used to form the barrier metal film 19. Hydrogen atoms can be well permeated particularly when Pt and Pd are used.

LIQUID CRYSTAL DISPLAY DEVICE

Patent Number:

JP6118446

Publication date:

1994-04-28

Inventor(s):

INO MASUMITSU

Applicant(s):

SONY CORP

Requested Patent:

☐ <u>JP6118446</u>

Application Number: JP19920285016 19920930

Priority Number(s):

IPC Classification:

G02F1/136; H01L29/784

EC Classification:

Equivalents:

Abstract

PURPOSE: To suppress leak current and to increase driving current by ensuring the hydrogenation treatment of TFTs for the switching elements integrated and formed in the active matrix type liquid crystal display device.

CONSTITUTION: This liquid crystal display device has a flat panel structure formed by laminating a TFT substrate 1 and a counter substrate 2 via a prescribed spacing and sealing and packing a liquid crystal layer 3 into the spacing therebetween. Pixel electrodes 5 consisting of transparent conductive films 4 and the switching elements which are the TFTs 6 consisting of semiconductor thin films 7 of polycrystalline silicon, etc., and operate to drive the pixel electrodes 5 are integrated and formed on the inside surface of the TFT substrate 1. A counter electrode 17 is formed on the inside surface of the counter substrate 2. Hydrogen diffusion source films 16 consisting of nitrided films containing hydrogen, etc., are patterned and formed so as to cover second contact holes 15 including the electrical connection regions of the transparent conductive films 4 and the semiconductor thin films 7.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-118446

(43)公開日 平成6年(1994)4月28日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F 1/136	500	9018-2K		
H01L 29/784				
		9056 - 4M	H01L 29/78	311 N

審査請求 未請求 請求項の数6(全 8 頁)


(21)出願番号	特顧平4-285016	(71)出願人	000002185
(22)出願日	平成4年(1992)9月30日	(72)発明者	ソニー株式会社 東京都品川区北品川6丁目7番35号 猪野 益充 東京都品川区北品川6丁目7番35号 ソニ
		(74)代理人	一株式会社内 弁理士 鈴木 晴敏

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【目的】 アクティブマトリクス型液晶表示装置に集積 形成されるスイッチング素子用TFTの水素化処理を確 実なものとしリーク電流の抑制並びに駆動電流の増大を 図る。

【構成】 液晶表示装置は、TFT基板1と対向基板2 とを所定の間隙を介して積層し間隙内に液晶層3を封入 充填したフラットパネル構造を有する。TFT基板1の 内表面には透明 導電膜 4 からなる 画素電極 5 と、多結晶 シリコン等の半導体薄膜7からなるTFT6であって画 素電極5を駆動する為のスイッチング素子とが集積形成 されている。対向基板2の内表面には対向電極17が形 成されている。透明導電膜4と半導体薄膜7の電気接続 領域を含む第2コンタクトホール15を被覆する様に、 含有窒化膜等からなる水素拡散源膜16をパタニング形 成する。



【特許請求の範囲】

【請求項1】 透明導電膜からなる画素電極と、半導体 薄膜からなる薄膜トランジスタであって該画素電極を駆 動する為のスイッチング素子とが集積的に形成された一 方の基板と、対向電極が形成されており所定の間隙を介 して該一方の基板に対向配置された他方の基板と、該間 隙内に挟持された液晶層とを備えた液晶表示装置であっ て、

前記透明導電膜と前記半導体薄膜の電気接続領域を被覆する様に、水素拡散源膜をパタニング形成した事を特徴 10とする液晶表示装置。

【請求項2】 前記水素拡散源膜は、該電気接続領域の一部を被覆する様にパタニングされている事を特徴とする請求項1記載の液晶表示装置。

【請求項3】 前記水素拡散源膜は、該電気接続領域に加えて、画素電極も部分的に被覆する様にパタニングされている事を特徴とする請求項1記載の液晶表示装置。

【請求項4】 前記電気接続領域において、該透明導電膜と該半導体薄膜との間にパリア金属膜が介在している事を特徴とする請求項1記載の液晶表示装置。

【請求項5】 前記電気接続領域において、該透明導電膜と該水素拡散源膜との間に遮光金属膜が介在している事を特徴とする請求項1記載の液晶表示装置。

【請求項6】 前記水素拡散源膜は水素含有窒化膜である事を特徴とする請求項1記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は画素電極とスイッチング 駆動用薄膜トランジスタとが集積的に形成されたアクティブマトリクス型の液晶表示装置に関する。より詳しく 30 は、画素電極を構成する透明導電膜と薄膜トランジスタ を構成する半導体薄膜との電気接続部保護構造に関する。

[0002]

【従来の技術】図2を参照して、従来のアクティプマトリクス型液晶表示装置の一般的な構成を簡潔に説明する。液晶表示装置は、下側のTFT基板101と上側の対向基板102とを所定の間隙を介して貼り合わせたフラットパネル構造を有しており、間隙内には液晶層103が封入充填されている。TFT基板101の内表面に40は透明導電膜104からなる画素電極105がマトリクス状に集積形成されている。個々の画素電極105に対応する様にスイッチング駆動用の薄膜トランジスタ(TFT)106も同時に形成されている。TFT106は島状にパタニングされた半導体膜107を用いて構成されている。この半導体膜107の上にはゲート酸化膜108、ゲート室化膜109を介してゲート電極110がパタニング形成されている。TFT106のソース領域Sには第1層間終段隙112が質50

気的に接続している。一方TFT106のドレイン領域 Dには第2層間絶縁膜113及び第1層間絶縁膜111 を介して画素電極105が電気接続されている。なお、 対向基板102の内表面には対向電極114が全面的に 成膜されている。

【0003】第2層間絶緑膜113の上には、TFT106を被覆する様にパタニングされた保護膜115が形成されている。この保護膜115はプラズマCVD法により成膜された窒化シリコン (P-SiN)からなり、多量の水素原子を含有している。P-SiNの成膜後にアニール処理を施すと、含有水素が多結晶シリコン半導体膜107に拡散しTFT106の水素化処理を効果的に行なう事ができる。水素化処理により多結晶シリコンの欠陥密度を減少させ、欠陥に起因するTFTのリーク電流を抑制する事ができる。加えて、水素化により多結晶シリコンの欠陥準位が減少し結晶粒界のエネルギー障壁が小さくなるので電気抵抗が減少し、TFTのオン電流を増大させる事ができる。

[0004]

20 【発明が解決しようとする課題】ところで、TFT10 6を構成する多結晶シリコン半導体薄膜107と、画素 電極105を構成するITO等の透明導電膜104は、 コンタクトホールを介して互いに接合している。透明導 電膜104はスパッタリングにより成膜される。このス パッタリング時の加速エネルギーやプラズマダメージに より、半導体薄膜と透明導電膜の接合部分に劣化が生じ るという課題があった。この為、TFTのトランジスタ 特性劣化、電流駆動能力の低下、リーク電流の増加が生 じ、画素電極の実効電圧特性が悪化してしまう。特に、 液晶表示装置においてはこの欠点により液晶画素の微小 な欠陥が発生し易くなり画像品質を損うという問題があ った。スパッタリング時の加速エネルギーやプラズマダ メージにより生じる劣化はコンタクトホール内の接合部 に局限されず、半導体薄膜拡散層にも及んでいる。この 劣化は水素化処理により導入された水素原子の離脱が大 きく関与しているものと考えられる。従来の構造におい ては、水素原子の離脱を有効に抑制する事ができなかっ た。

[0005]

2 【課題を解決するための手段】上述した従来の技術の課題に鑑み、本発明は透明導電膜と半導体薄膜の接合部における劣化を有効に防止する事のできる構造を提供する事を目的とする。かかる目的を達成する為に以下の手段を講じた。即ち、本発明にかかる液晶表示装置は、基本的な構成要素として、透明導電膜からなる画素電極と半導体薄膜からなる薄膜トランジスタであって該画素電極を駆動する為のスイッチング素子とが集積的に形成された一方の基板と、対向電極が形成されており所定の間隙を介して該一方の基板に対向配置された他方の基板と、

には第1届間絶緑膜111を介して配線電極112が電 50 該間隙内に挟持された液晶層とを備えている。本発明の

特徴事項として、前記透明導電膜と前記半導体薄膜の電 気接続領域を被覆する様に、水素拡散源膜をパタニング 形成するという手段を講じた。

【0006】本発明の一態様によれば、前記水素拡散源 膜は該電気接続領域の一部を被覆する様にパタニングさ れている。あるいは、前記水素拡散源膜は眩電気接続領 域に加え、画素電極も部分的に被覆する様にパタニング されたものであっても良い。さらに好ましくは、前記電 気接続領域において該透明導電膜と該半導体薄膜との間 ば、前記電気接統領域において該透明導電膜と該水素拡 散源膜との間に遮光金属膜が介在している。上述した水 素拡散源膜は例えばプラズマCVD法により成膜された 水衆含有空化膜である。

[0007]

【作用】本発明によれば、IT〇等からなる透明導電膜 と多結晶シリコン等からなる半導体薄膜の接触領域にお いて、ITO透明導電膜の上部に水素含有窒化膜等の水 素拡散源膜を被覆する構造としている。かかる構造によ れば、ITO透明導電膜のスパッタリング成膜時に発生 20 するダメージにより多結晶シリコン半導体薄膜から水素 離脱が生じても、その後の再水素化処理で十分補償する 事が可能である。これにより、TFTの電流駆動能力低 下やリーク電流増大を有効に防止する事ができる。な お、P-SiN等の水素拡散源膜をITO透明導電膜の 上面に成膜すると、ITOの水素還元反応が促進する惧 れがある。IT〇の還元反応により透明性が損われる惧 れがある。この点に鑑み、P-SiN膜は基本的に画素 電極領域に及ばない様にコンタクトホール内に限定され た形状でパタニングされる。ITO透明導電膜の画素電 極領域にはP-SiN膜が基本的に残存しない為、画像 表示として重要な背面照明光に対する画素の透過率を維 持し表示コントラストを確保する事が可能である。

[8000]

【実施例】以下 図面を参照して本発明の好適な実施例を 詳細に説明する。図1は、本発明にかかるアクティブマ トリクス型液晶表示装置の基本的な構成例を示す模式的 な部分断面図である。図示する様に、液晶表示装置は、 下側のTFT基板1と上側の対向基板2とを所定の間隙 を介し貼り合わせたフラットパネル構造を有しており、 間隙内には液晶層3が封入されている。TFT基板1の 内表面には透明導電膜4からなる画素電極5がマトリク ス状にパタニング形成されている。透明導電膜4は例え ばIT〇からな りスパッタリングにより成膜される。個 々の画素電極5を駆動する為にスイッチング素子も集積 的に形成されており、これは薄膜トランジスタ(TF T) 6からなる。TFT6は鳥状にパタニングされた半 導体薄膜 7 を活性領域としている。この半導体薄膜 7 は 例えば多結晶シ リコンからなる。半導体薄膜7の上には ゲート酸化膜8及びゲート窒化膜9を介してゲート電極 50 れている。グラフから明らかな様に、電流駆動能力を示

10がパタニング形成されている。TFT6の表面はP SG等からなる第1層間絶縁膜11により被覆されてい る。この第1層間絶縁膜11に開口した第1コンタクト ホール12を介してTFT6のソース領域Sに配線電極 13が接続している。この配線電極13はアルミニウム 等の金属から構成されており、半導体薄膜7と良好なオ ーミックコンタクトを得る事ができる。 第1層間絶縁膜 11の上にはさらにPSG等からなる第2層間絶縁膜1 4が被覆されている。この第2層間絶縁膜14及び第1 にパリア金属膜が介在している。又、別の態様によれ 10 層間絶縁膜11の積層構造に開口された第2コンタクト ホール15を介して、画素電極5を構成する透明導電膜 4の端部がTFT6のドレイン領域Dに電気接続してい る。換言すると、第2コンタクトホール15内において 透明導電膜4と半導体薄膜7が互いに接触した接続領域 が形成される。最後に、第2層間絶縁膜14の上に水素 拡散源膜16が所定の形状にパタニング形成されてい る。なお、対向基板2の内表面には透明導電膜からなる 対向電極17が全面的に成膜されている。

> 【0009】本発明の特徴事項を構成する水素拡散源膜 16は、例えばプラズマCVD法により成膜された窒化 膜(P-SiN膜)からなる。このP-SiN膜は多量 の水素を含有しており好適な水素拡散源となる。即ち、 成膜後アニール処理を施す事により含有水素は第2層間 絶縁膜14、第1層間絶縁膜11、ゲート酸化膜8等を 通過して半導体薄膜?に拡散され水素化処理が行なわれ る。この水素化処理により、TFT6のリーク電流を抑 制できるとともに、そのオン電流の増大化を図る事も可 能である。なお水素拡散源膜16としてはP-SiN膜 に代えて、同じくプラズマCVD法により成膜される以 下の材料を用いる事もできる。即ち、P-SiO (H) , P-SiON(H) , P-PSG(H) , P-SiONP(H)等が挙げられる。水素拡散源膜16は TFT6を被覆する様にパタニングされている。さら に、第2コンタクトホール15内において透明導電膜4 と半導体薄膜7の電気接続領域を被覆する様に延設され ている。従って、ITO透明導電膜4をスパッタリング により成膜する際生じるプラズマダメージ等により接続 領域及びその近傍の半導体薄膜 7 に劣化が生じても、水 素拡散源膜16の延設部分から後工程で十分の水素原子 40 を供給拡散する事ができる。これによりプラズマダメー ジは修復可能である。

【0010】図3は図1に示したTFTのトランジスタ 動作特性を示すグラフである。比較の為、図2に示した 従来のTFTのトランジスタ動作特性も示す。TFTの ドレインとソース間に流れる電流IDSとゲート電圧V GSとの関係を示すグラフであり、実線は本発明にかか るTFTを表わし、点線は従来のTFTを表わしてい る。なお測定に用いられたTFTのチャネル幅は100 μmに設定されており、チャネル長は10μmに設定さ

すオン電流値 I o n とリーク特性を示すオフ電流値 I o f f に夫々相違のある事が理解できる。特に、従来例の T F T については水素化が十分に行なわれていない挙動を示している。 I o n に関しては本発明にかかる T F T の方が従来に比べて大きな値が得られている。 又、 I o f f に関しては本発明の T F T の方が従来に比べ小さい値となっている。即ち、本発明によって T F T の電流駆動能力及びリーク特性がともに改善されており、画素スイッチとして利用した場合液晶の実効的な保持電圧を改善できる。

【0011】図4は、アクティブマトリクス型液晶表示装置における液晶画素の実効的な保持電圧の波形を示す。実線は本発明にかかるTFT基板を用いた場合であり、点線は従来のTFT基板を用いた場合である。なお、このグラフを測定するに当って設定された画素の等価回路をグラフ右上に示しておく。液晶画素CLCはTFTによって駆動される。CLCの両端には補助容量Csが並列に接続されている。画素電位の立ち上り特性はTFTのIonが支配しており、立ち下り特性は同じくIoffが支配している。本発明にかかるTFTを用いた場合には、従来に比べ画素電位の立ち上りが速く且つ立ち下りがなだらかである。立ち上りが速く立ち下りができるだけ長い方が、画像表示として良好なものが得られる。

【0012】図5は、図1に示したTFT基板の第1変形例を示している。理解を容易にする為に、対応する部分には対応する参照番号を付してある。図1に示した構造と異なる点は、水素拡散源膜16の延設部18が、第2コンタクトホール15ばかりでなく、さらに画素電極5の一部も被覆している事である。この様にすれば、画 30素電極5と水素拡散源膜16との間に十分なアライメントマージンを確保する事ができる。但し、僅かながら画素電極5の開口率が犠牲となる。

【0013】図6は、第2の変形例を示す模式的な断面 図である。基本的に図1に示した構造と同一であり、理 解を容易にする為に対応する部分には対応する参照番号 を付してある。異なる点は、水素拡散源膜16の延設部 18が、第2コンタクトホール15の一部のみを被覆し ている事である。第2コンタクトホール15内に少なく とも部分的にP-SiN等の水素拡散源膜が存在すれ 40 ば、水素化を十分に行なう事が可能である。

【0014】図7は図1に示したTFT基板の第3変形例を示す模式的な断面図である。基本的に同一の構造を有しており、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、第2コンタクトホール15内において、多結晶シリコンからなる半導体薄膜7とITO透明導電膜4との間にパリア金属膜19が介在している事である。このパリア金属膜19を用いる事によりオーミックコンタクトを得て接続抵抗を改善している。さらに、このパリア金属膜19の上に水素拡

散源膜 16 を延設してパタニングし、積極的にトランジスタ動作特性を改善させているのは先の例と同様である。なお、このパリア金属膜 19 の材料としては、Cr, NiCr, Ti, Al, Mo, Al-Si, Au, Ag, Pt, Pd等を用いる事ができる。特に、Pt及びPd等を用いた場合には水素原子を良く透過させる事ができる。

【0015】図8はTFTの第4変形例を示す模式的な 断面図である。基本的に図1に示したTFTと同様の構 10 造を有しており、対応する部分には対応する参照番号を 付して埋解を容易にしている。異なる点は、第2コンタ クトホール15内においてITO透明導電膜4の上面に 遮光金属膜20をパタニング形成した事である。この遮 光金属膜20は外光を遮断し、光リーク電流等を効果的 に抑制できる。遮光金属膜20の材料としては、図7の パリア金属膜19と同様のものを用いる事ができる。

【0016】最後に図9ないし図13を参照して、図1に示したTFT基板の製造方法を詳細に説明する。先ず図9の工程Aにおいて石英基板51を用意する。石英基板は耐熱性に優れており高温ICプロセスを適用しても熱変形等の惧れがない。工程BにおいてLPCVD法により第1多結晶シリコン膜52を成膜する。続いて工程Cにおいて固相成長アニールを行ない第1多結晶シリコン膜52の大粒径化を図り膜質改善を行なう。続いて工程Dにおいて第1多結晶シリコン膜52を島状にパタニングしTFTの為の活性領域とする。

【0017】図10の工程Eにおいて多結晶シリコン膜52の表面を熱酸化し20nm程度のゲート酸化膜53を形成する。工程Fにおいて、LPCVD法によりさらに60nm程度のゲート窒化膜54を成膜する。この様にして積層構造を有するゲート絶縁膜が設けられる。工程Gにおいて二層ゲート絶縁膜55の上に第2多結晶シリコン膜56を350nm程度の厚みで成膜する。この成膜にはLPCVD法を用いる。さらに、PSG膜を重ねて焼を拡散させ第2多結晶シリコン膜56の低抵抗化を図る。工程Hにおいてプラズマエッチングにより第2多結晶シリコン膜をバタニングしゲート電極57を形成する。

【0018】図11の工程IにおいてAs・イオンを注入し第1多結晶シリコン膜52内にLDD領域を形成する。続いて工程Iにおいてゲート電極57の周囲をレジスト58で被覆し、As・イオンを注入し、第1多結晶シリコン膜52内にN導電型のソース領域及びドレイン領域を形成する。工程KにおいてLPCVD法によりPSGからなる第1層間絶縁膜59を堆積する。さらに工程Lにおいてウェットエッチングを行ない第1層間絶縁膜59に第1コンタクトホール60を開口してFTのソース領域Sを露出させる。

る事によりオーミックコンタクトを得て接続抵抗を改善【0019】図12の工程Mにおいて金属アルミニウム している。さらに、このバリア金属膜19の上に水素拡 *50* 61をスパッタリングにより1000nm程度の厚みで堆

積する。さらに工程Nにおいて金属アルミニウム膜を所定の形状にパタニングし配線電極62を形成する。工程OにおいてLPCVD法によりPSGからなる第2層間絶縁膜63を全面的に堆積する。工程Pにおいてドライエッチングにより第2層間絶縁膜63及び第1層間絶縁膜59の積層構造に対して第2コンタクトホール64を期口し、TFTのドレイン領域Dを露出させる。この時、同時にゲート絶縁膜55も第2コンタクトホール64から除去される。

【0020】図13の工程Qにおいてスパッタリングに 10 よりITOからなる透明導電膜65を300m程度の厚 みで成膜する。この時の成膜温度は例えば300℃程度 である。この成膜処理により、第2コンタクトホール6 4の底部及び側部に透明導電膜が堆積される。この結 果、第1多結晶シリコン膜52と透明導電膜65との間 に電気的な接合領域が設けられる。なお、スパッタリン グ成膜の際に生じるプラズマダメージ等により電気接合 領域及びその近傍に劣化が生じる可能性がある。工程R において透明導電膜65を所定の形状にパタニングし画 素電極66を形成する。なお、第2コンタクトホール6 20 4内には透明導電膜が残される。このパタニング処理は ウェットエッチングで行ない例えば、HC1/H2 O/ NO3 = 300/300/50の混合溶液を用いる。 続 いてII程SにおいてプラズマCVD法によりP-SiN 膜67を堆積する。このP-SiN膜は水素を多量に含 有する。最後に工程TにおいてP-SiN膜67をCF 4 系の反応ガスを用いたドライエッチングによりパタニ ングする。このパタニングの結果、P-SiN膜67は TFTと第2コンタトホール64を被覆する事になる。 この後アニール処理を施し、P-SiN膜67に含有さ 30 れていた水素原子を第1多結晶シリコン膜52に拡散し 水素化処理を行なう。この水素化処理により、前述した プラズマダメージにより発生した欠陥を修復する事が可 能である。

[0021]

【発明の効果】以上説明した様に、本発明によれば、画素スイッチング素子として用いられる特膜トランジスタの水素化処理を円滑に行なう事ができるので、高温動作時におけるリーク電流の増大を防ぐ事ができ、液晶表示の画像品質が著しく向上するという効果がある。さら 40 に、水素化が円滑に行なえるので常温動作時における書き込み電流が増大し画素電極の書き込み特性が向上する。この為液晶表示の画像品質が向上するという効果が得られる。加えて、水素拡散源膜が残留している画素電極部で従来の様にオーバーハングする事がなくなる為、

画素電極の段切れがなくなり欠陥画素発生を防止する事ができるという効果がある。

【図面の簡単な説明】

【図1】本発明にかかるアクティブマトリクス型液晶表示装置の基本的な構成例を示す模式的な部分断面図である。

【図 2】従来のアクティブマトリクス型液晶表示装置の 構成例を示す断面図である。

【図3】本発明にかかる液晶表示装置に集積形成される TFTの動作特性図である。

【図4】本発明にかかる液晶表示装置の画素電位波形図である。

【図 5】本発明にかかるアクティブマトリクス型液晶表示装置に組み込まれるTFT基板の第1変形例を示す模式関である。

【図 6 】同じくTFT基板の第2変形例を示す模式図である。

【図7】同じくTFT基板の第3変形例を示す模式図である。

80 【図8】同じくTFT基板の第4変形例を示す模式図である。

【図9】本発明にかかる液晶表示装置に組み込まれるT FT基板の製造工程図である。

【図10】同じくTFT基板の製造工程図である。


【図11】同じくTFT基板の製造工程図である。


【図12】同じくTFT基板の製造工程図である。


【図13】同じくTFT基板の製造工程図である。


【符号の説明】


- 1 TFT基板
 - 2 対向基板
 - 3 液晶層
 - 4 透明導電膜
 - 5 闽素電極
 - 6 薄膜トランジスタ (TFT)
 - 7 半導体薄膜
 - 8 ゲート酸化膜
 - 9 ゲート窒化膜
 - 10 ゲート電極
- 11 第1層間絶縁膜
- 40 12 第1コンタクトホール
 - 13 配線電極
 - 14 第2層間絶縁膜
 - 15 第2コンタクトホール
 - 16 水素拡散源膜











BEST AVAILABLE COPY